#202 PITALLO

PATENTS

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Hiroyuki SEKINE et al.

Serial No. (unknown)

Filed herewith

ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE

# CLAIM FOR FOREIGN PRIORITY UNDER 35 U.S.C. 119 AND SUBMISSION OF PRIORITY DOCUMENT

Assistant Commissioner for Patents

Washington, D.C. 20231

Sir:

Attached hereto is a certified copy of applicants' corresponding patent application filed in Japan on 07 December 2000, under No. 2000-372938.

Applicants herewith claim the benefit of the priority filing date of the above-identified application for the above-entitled U.S. application under the provisions of 35 U.S.C. 119.

Respectfully submitted,

YOUNG & THOMPSON

Robert J. Patch

Attorney for Applicants Customer No. 000466 Registration No. 17,355

745 South 23rd Street Arlington, VA 22202

Telephone: 703/521-2297

December 6, 2001

### 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年12月 7日

出 願 番 号

Application Number:

特願2000-372938

出 願 人
Applicant(s):

日本電気株式会社

2001年 9月10日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

76110377

【提出日】

平成12年12月 7日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/12

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

関根 裕之

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

吉永 一秀

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

奥村 藤男

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100088328

【弁理士】

【氏名又は名称】

金田 暢之

【電話番号】

03-3585-1882

【選任した代理人】

【識別番号】

100106297

【弁理士】

【氏名又は名称】 伊藤 克博

【選任した代理人】

【識別番号】

100106138

【弁理士】

【氏名又は名称】 石橋 政幸

【手数料の表示】

【予納台帳番号】 089681

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9710078

. . .

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

アクティブマトリクス型液晶表示装置

【特許請求の範囲】

【請求項1】 画素TFTが基板に掘り込まれた溝の中に配置される構造を有するアクティブマトリクス型液晶表示装置において、TFTの周囲に溝を掘らずに山状に残した部分を有し、TFTの半導体層の下に配置される下部遮光膜が少なくとも前記山状の部分の上までかかるように形成されており、TFTの半導体層上に形成される金属電極層が該山状部分の頂部にまで延在しており、前記下部遮光膜と金属電極層間の層間絶縁膜の膜厚を、前記山状部分の頂部で他の部分に比べて薄くしたことを特徴とする液晶表示装置。

【請求項2】 前記下部遮光膜と金属電極層間の層間絶縁膜が、下部遮光膜と半導体層間に形成される第1層間膜と、半導体層と金属電極層間に形成されるゲート絶縁膜を含み、前記山状部分の頂部において、前記第1層間膜の膜厚方向の少なくとも一部がエッチングされていることを特徴とする請求項1に記載の液晶表示装置。

【請求項3】 前記山上の部分において、前記第1層間膜が除去されて遮光 用金属膜を露出させた後、前記第1層間膜よりも薄い第2層間膜が形成され、そ の後、ゲート絶縁膜が形成されていることを特徴とする請求項2に記載の液晶表 示装置。

【請求項4】 前記山状の部分が、TFTの周りを囲むように形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。

【請求項5】 前記山状の部分が、ゲート線と平行な方向にTFTの半導体層が形成される領域が溝状になるように、該領域の両側に形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。

【請求項6】 前記TFTの半導体層の一部が蓄積容量部を構成し、該蓄積容量部の半導体層と下部遮光膜間の層間膜がTFT部分より薄くされていることを特徴とする請求項4又は5に記載の液晶表示装置。

【請求項7】 画素TFTが基板に掘り込まれた溝の中に配置される構造を 有するアクティブマトリクス型液晶表示装置の製造方法であって、透明絶縁性基 板上に下地絶縁膜を成膜する工程、該下地絶縁膜をエッチングし画素TFTの配置される溝を形成する工程、該溝内壁に下部遮光膜を形成する工程、該下部遮光膜を覆って第1層間膜を基板全面に形成する工程、前記溝内に半導体層を形成する工程、該半導体層上にゲート絶縁膜を介して金属電極層を形成する工程を含む製造方法において、前記溝を形成する際にTFTの周囲に溝を掘らずに山状に残した部分を形成し、TFTの半導体層の下に配置される下部遮光膜が少なくとも前記山状の部分の上までかかるように形成され、TFTの半導体層上部に形成される金属電極層が該山状部分の頂部にまで延在しており、前記下部遮光膜と金属電極層間の層間絶縁膜の膜厚が、前記山状部分の頂部で他の部分より薄くなるようにその膜厚方向の少なくとも一部をエッチング除去する工程を有することを特徴とする液晶表示装置。

【請求項8】 前記山状部分の頂部の第1層間膜を下部遮光膜が露出するように除去した後、前記第1層間膜よりも薄い第2層間膜を全面に形成し、該第2層間膜上に半導体層を形成することを特徴とする請求項7に記載の製造方法。

【請求項9】 前記山状の部分を、TFTの周りを囲むように形成することを特徴とする請求項7又は8に記載の製造方法。

【請求項10】 前記山状の部分を、ゲート線と平行な方向にTFTの半導体層が形成される領域が溝状になるように、該領域の両側に形成することを特徴とする請求項7又は8に記載の製造方法。

【請求項11】 前記TFTの半導体層の一部が蓄積容量部を構成し、該蓄積容量部の半導体層と下部遮光膜間の層間膜のうち、第1層間膜の膜厚方向の少なくとも一部をTFT部分より薄くする工程を有することを特徴とする請求項9 又は10に記載の製造方法。

【請求項12】 前記蓄積容量部の第1層間膜を薄くする工程は、前記山状部分の頂部のエッチングと同時に行われることを特徴とする請求項11に記載の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、液晶プロジェクターなどの液晶表示装置の画素構造に関し、詳しくは、薄膜トランジスタ(TFT)により液晶のスイッチングを行うライトバルブ用アクティブマトリクス型液晶表示装置の遮光性の改良に関する。また本発明は、該液晶表示装置の製造方法に関する。

[0002]

#### 【従来の技術】

近年、壁掛けTVや投射型TV、あるいは、OA機器用ディスプレイとして液晶パネルを用いた各種表示装置の開発が行われている。液晶パネルの中でもアクティブ素子である薄膜トランジスタを液晶表示装置に組み込んだアクティブマトリックス液晶ディスプレイは、走査線数が増加してもコントラストや応答速度が低下しない等の利点から、高品位のOA機器用表示装置やハイビジョン用表示装置を実現する上で有力であり、液晶プロジェクションなどの投射型液晶ディスプレイにおいては、大画面表示が容易に得られる。

#### [0003]

通常、液晶プロジェクション用途に使用されるライトバルブ用アクティブマトリクス型液晶表示装置では、小さな素子に強力な光を入射して、TFTにより液晶をスイッチングすることにより画素毎のON/OFFを行って、透過する光を画像情報に応じて制御し、透過した光をレンズなどの光学素子を介してスクリーン上などに拡大投影しているが、その際、TFTの活性層をポリシリコン(p-Si)により形成すると、入射光による影響はもちろんのこと、レンズなどの光学系からの反射光によってもTFTのチャネル部において光励起によるオフ時のリーク電流が発生し、クロストークなど表示品位上の問題を引き起こす原因となっている。

#### [0004]

本願出願人は、TFTのチャネル部への光入射を阻止するために、これまで数々の提案を行っている。例えば、特開平9-80476号公報では、TFTの下部、つまり、光源からの光入射の反対側に遮光膜を設け、光学系からの反射光の入射を阻止し、該遮光膜が形成される基板面に粗面を形成しておくことで、遮光膜の形成されていない部分から入射した反射光を基板内で乱反射させてTFTへ

の入射を防止していた。

[0005]

また、特開2000-164875号公報では、基板に凹部を形成し、該凹部内に遮光膜を形成し、更に該遮光膜で蔽われた凹部内にTFTのチャネル部を形成して、反射光の入射を阻止する構成を提案している。

[0006]

【発明が解決しようとする課題】

図25は、特開2000-164875号公報に基づく液晶表示装置の製造過程における部分平面図(図25(a))と、そのG-G'線での断面図(図25(b))である。

[0007]

同図において、1はガラス基板などの透明絶縁性基板であり、該基板上の下地 絶縁膜2の凹部(溝)内壁にはWSiなどにより下部遮光膜4が形成されている 。該下部遮光膜4を覆って基板上に第1層間膜5が形成され、前記下部遮光膜4 で囲まれた部分にTFTのチャネル層となるポリシリコンからなる半導体層7、 該半導体層7上にゲート絶縁膜8を介してゲート線9が形成されている。該構成 によれば、光学系からなどの反射光の入射がかなり阻止され、表示品位を高める ことが可能である。また、該構成は、積層膜の重なり合いによる凹凸を低減する にも有効である。

[0008]

しかしながら、下部遮光膜4上に形成される第1層間膜5は、ポリシリコンからなる半導体層7への汚染を防止するため、更には下部遮光膜4としてWSiなどの導電性材料を用いた場合に、下部遮光膜がバックゲートとして作用することを防止するために、その膜厚をかなり大きく取っている。そのため、図示したように下部遮光膜4とゲート線9との隙間からわずかながら光が入射し、この入射した光は第1層間膜5内を乱反射しながら半導体層7に到達して、リーク電流を発生させ、画質を低下させる原因となっていた。

[0009]

従って、本発明の目的は、画素TFTを基板に設けた溝内に配置する構造を有

するアクティブマトリクス型液晶表示装置において、下部遮光膜の端部から入射 する光が画素TFTの半導体層に到達しない構成を提供することにある。

[0010]

### 【発明を解決するための手段】

本発明者らは、上記課題に鑑み鋭意検討した結果、前記基板への溝形成に際して画素TFTの周辺部に溝を掘らない部分を山状に残し、該山の頂部にまで下部遮光膜を延在させると共に、該下部遮光膜上に形成される層間膜を前記山状の部分については薄くしておき、後工程で形成されるゲート線などの金属配線層と下部遮光膜との間隔を狭くすることで、光の進入をより確実に阻止できることを見出し、本発明に到達した。

[0011]

すなわち本発明は、

(1) 画素TFTが基板に掘り込まれた溝の中に配置される構造を有するアクティブマトリクス型液晶表示装置において、TFTの周囲に溝を掘らずに山状に残した部分を有し、TFTの半導体層の下に配置される下部遮光膜が少なくとも前記山状の部分の上までかかるように形成されており、TFTの半導体層上に形成される金属電極層が該山状部分の頂部にまで延在しており、前記下部遮光膜と金属電極層間の層間絶縁膜の膜厚を、前記山状部分の頂部で他の部分に比べて薄くしたことを特徴とする液晶表示装置、

[0012]

(2)前記下部遮光膜と金属電極層間の層間絶縁膜が、下部遮光膜と半導体層間に形成される第1層間膜と、半導体層と金属電極層間に形成されるゲート絶縁膜を含み、前記山状部分の頂部において、前記第1層間膜の膜厚方向の少なくとも一部がエッチングされていることを特徴とする(1)に記載の液晶表示装置、

[0013]

(3)前記山上の部分において、前記第1層間膜が除去されて遮光用金属膜を露出させた後、前記第1層間膜よりも薄い第2層間膜が形成され、その後、ゲート絶縁膜が形成されていることを特徴とする(2)に記載の液晶表示装置、

[0014]

(4) 前記山状の部分が、TFTの周りを囲むように形成されていることを特徴とする(1) 乃至(3) のいずれか1項に記載の液晶表示装置、

[0015]

(5)前記山状の部分が、ゲート線と平行な方向にTFTの半導体層が形成される領域が溝状になるように、該領域の両側に形成されていることを特徴とする (1) 乃至 (3) のいずれか 1 項に記載の液晶表示装置、

[0016]

(6) 前記TFTの半導体層の一部が蓄積容量部を構成し、該蓄積容量部の半 導体層と下部遮光膜間の層間膜がTFT部分より薄くされていることを特徴とす る(4) 又は(5) に記載の液晶表示装置、 に関する。

[0017]

また、本発明は、

(7) 画素TFTが基板に掘り込まれた溝の中に配置される構造を有するアクティブマトリクス型液晶表示装置の製造方法であって、透明絶縁性基板上に下地絶縁膜を成膜する工程、該下地絶縁膜をエッチングし画素TFTの配置される溝を形成する工程、該溝内壁に下部遮光膜を形成する工程、該下部遮光膜を覆って第1層間膜を基板全面に形成する工程、前記溝内に半導体層を形成する工程、該半導体層上にゲート絶縁膜を介して金属電極層を形成する工程を含む製造方法において、前記溝を形成する際にTFTの周囲に溝を掘らずに山状に残した部分を形成し、TFTの半導体層の下に配置される下部遮光膜が少なくとも前記山状の部分の上までかかるように形成され、TFTの半導体層上部に形成される金属電極層が該山状部分の頂部にまで延在しており、前記下部遮光膜と金属電極層間の層間絶縁膜の膜厚が、前記山状部分の頂部で他の部分より薄くなるようにその膜厚方向の少なくとも一部をエッチング除去する工程を有することを特徴とする液晶表示装置、

[0018]

(8) 前記山状部分の頂部の第1層間膜を下部遮光膜が露出するように除去した後、前記第1層間膜よりも薄い第2層間膜を全面に形成し、該第2層間膜上に

半導体層を形成することを特徴とする(7)に記載の製造方法、

[0019]

(9) 前記山状の部分を、TFTの周りを囲むように形成することを特徴とする(7) 又は(8) に記載の製造方法、

[0020]

(10)前記山状の部分を、ゲート線と平行な方向にTFTの半導体層が形成 される領域が溝状になるように、該領域の両側に形成することを特徴とする(7) )又は(8)に記載の製造方法、

[0021]

(11)前記TFTの半導体層の一部が蓄積容量部を構成し、該蓄積容量部の 半導体層と下部遮光膜間の層間膜のうち、第1層間膜の膜厚方向の少なくとも一 部をTFT部分より薄くする工程を有することを特徴とする(9)又は(10) に記載の製造方法、

[0022]

(12)前記蓄積容量部の第1層間膜を薄くする工程は、前記山状部分の頂部のエッチングと同時に行われることを特徴とする(11)に記載の製造方法、に関する。

[0023]

#### 【発明の実施の形態】

図1は、本発明の第1の実施形態になる液晶表示装置における画素構造の製造過程の一平面図を示す。図2、図3は図1のA-A、線及びB-B、線での断面図をそれぞれ示している。ガラスなどの透明絶縁性基板1上に下地絶縁膜2が形成されており、TFTの半導体層部分を取り囲むように山状部分2aが残されている。下部遮光膜4は該山状部分2aを覆って形成されており、該下部遮光膜4上には厚い第1層間膜5が形成され、山状部分2aに囲まれた部分にTFTのチャネル部が配置されるように第1層間膜5上にポリシリコンからなる半導体層7が形成されている。図3に示すように、半導体層7は、チャネル部7a、LDD領域7bが山状部分2aに囲まれるように配置されている。更にゲート絶縁膜8を介してゲート線9が配置されている。前記山状部分2aの頂部では第1層間膜

5は他の部分より薄く形成されており、下部遮光膜4とゲート線9との間隔が狭められている。このため、光学系からなどの反射光は該山の頂部を通過することができず、効果的にTFTのチャネル部への進入が阻止され、リーク電流の発生を防止することができる。なお、10は蓄積容量部の上部電極であり、その一部には後工程で画素電極とのコンタクトが取れるようにコンタクト部16を開口して形成されている。

#### [0024]

該構成の製造方法について、図4~図10を参照して説明する。

まず、ガラスなどの透明絶縁性基板1上に、下地絶縁膜2を成膜する。下地絶縁膜2はガラスからの不純物を防止する役割も果たしており、後工程でエッチングにより薄くされる部分が100nm以上残るように形成しておくことが望ましい。材料としては不純物拡散防止の観点からSiO2膜を用いることが望ましい。また、山状部分2aの高さは、後工程で形成される半導体層7が下部遮光膜の膜厚を加えた山状部分の頂部より低くなる高さであればよく、また、後工程での平坦化を考慮した場合には積層される金属層の数によっても変わるため、一概に限定できないが、ここでは、1μm程度残るように形成する。山状部分2aを残すには、図4に示すように、フォトリソグラフィにより山状部分の上にレジスト3を配置し、等方性エッチングにより山状部分を残して下地絶縁膜2をエッチングする。なお、画素表示領域についても同時に残しておくことで後工程での平坦化が容易となる。

#### [0025]

このようにして山状部分2aを形成した後、下部遮光膜4を成膜する(図5)。下部遮光膜4は、基板側からの反射光を遮光できればどのような材料で形成しても良いが、後工程でポリシリコン形成時に不純物活性化のためなどにアニールするため、熱に強いWSiなどで形成する。WSiで形成する場合、下部遮光膜4の膜厚としては100nm以上であれば遮光効果が得られるが、好ましくは160nm以上とするのが望ましい。膜厚の上限は特に規定されず、適宜設計に応じて選択すればよいが、通常は、500nm程度までとすればよい。ここでは、170nm程度にスパッタ法でWSi膜を形成し、フォトリソ工程により山状部

分2aに囲まれた溝部及び山状部分2aを覆うようにパターニングする。

[0026]

次に、図6に示すように全面にSi〇 $_2$ 膜などからなる第1層間膜5を成膜する。ここでは、TEOSを原料としてPCVD法を用いてSi〇 $_2$ 膜を形成した。第1層間膜5の膜厚はその上に形成するポリシリコンからなる半導体層へ下部遮光膜4からの不純物の移動を防止するため、また、下部遮光膜4をWSiなどの導電性材料で形成した場合にはバックゲートとして作用するのを防止するため、少なくとも500nm以上とするのが望ましい。ここでは800nm程度に形成した。

[0027]

続いて、図7に示すように、山状部分の頂部の第1層間膜5が露出するように レジスト6をパターン状に配置し、第1層間膜5の厚さ方向の一部をエッチング する。ここではエッチング時間を調整して、山の頂部で第1層間膜5が100 n m程度残るようにエッチングした。その後、レジストを除去する(図8)。

[.0028]

前記山状部分に囲まれた溝部の中央付近にポリシリコンからなる半導体層7を所望形状に形成する(図9)。この時、前記図1のB-B'線断面では、前記図3に示したように、山状部分2aを跨ぐように形成される。更にゲート絶縁膜8を100nm程度の膜厚に成膜する(図10)。ここでは、前記第1層間膜と同様にTEOSを原料とするPCVD法によりSiO2膜を形成した。これにより、山状部分の頂部での層間膜の膜厚は200nm程度となり、第1層間膜5とゲート絶縁膜8の本来の合計膜厚(900nm)より薄く形成されることになる。

[0029]

山状部分の頂部での層間膜の膜厚としては、下部遮光膜とその上に配置される 金属電極層とのショートを避けるために、100nm以上あることが望ましい。 また、上限としては、第1層間膜が通常500nm以上に形成されることから、 それよりも薄くすることで効果が得られるが、より高い遮光効果を得るためには 、300nm以下になるように形成することが好ましい。

[0030]

また、山の頂部の幅はより広くすることで遮光効果が高まるが、あまり広く取ると画素開口率に影響を及ぼすため、通常は、上部に形成されるブラックマトリクスの幅内(現在は5μm以下)に少なくとも2つの山が収まり、また、半導体層のチャネル幅(現在は1μm程度)の側面方向の層間膜についても下部遮光膜との距離を前記のように500nm以上取っておくことが好ましいことを勘案すると、山の麓部分の幅の最大値が1.5μmとなり、それよりも狭くなる。通常はレジストパターンの幅を1μm程度とするため、その約半分の500nm程度の幅とすればよい。

#### [0031]

その後、n-chTFT, p-chTFTのソース・ドレイン領域の形成及び n-chTFTのLDD領域を形成するため不純物注入を行う。まず、n<sup>+</sup>不純物の注入を行い、続いて、n<sup>-</sup>不純物の注入を行い、図2に示したように、ゲート線9をWSiなどの材料で形成し、その一部はTFTのゲート電極となるように半導体層7のチャネル部上に引き出して形成し、p<sup>+</sup>不純物を注入し、不純物の活性化アニールを行う。更に蓄積容量部の上部電極10を所望形状に成膜形成する。なお、蓄積容量部の上部電極10は、ゲート線9と同材料で同時に形成しても良い。また、蓄積容量部の下部電極として、半導体層7を上部電極10の下に引き出して形成しておくことで、下部電極を別途設ける必要がなくなり、工程数の削減を図ることができる。その場合には、蓄積容量部の半導体層7にも高濃度の不純物を注入して、低抵抗化しておく。

#### [0032]

その後は、常法に従って、データ線、ブラックマトリクス、ITO画素電極を 、順次層間膜を介して形成することでTFT基板が出来上がる。

#### [0033]

昨今のポリシリコンを半導体層として用いたTFTでは、LPCVD法などの 低温法でアモルファスシリコンを成膜した後、レーザーアニールによりポリシリ コン化する低温ポリシリコンが主流となりつつある。上記の例では、ポリシリコ ン層が図1のB-B'断面で山状部分を跨ぐように形成されているため、このよ うな方法でポリシリコンを形成すると、山の斜面の部分でレーザーアニールが不

十分となり、十分な特性のポリシリコンが形成できない場合がある。そこで、レーザーアニールによる低温ポリシリコンの形成を可能ならしめる構成について、次に説明する。

[0034]

図11~20は、本発明の第2の実施形態になる液晶表示装置の画素構造の製造過程を説明する図である。

[0035]

まず、上記の例と同様に、ガラスなどの透明絶縁性基板1上にSiNなどの下 地絶縁膜2を成膜し、TFTの半導体層が形成される部分を溝状に彫るようにレ ジストをパターン状に配置する。この時、表示画素領域とTFT領域との間に下 地遮光膜2が山状に残る部分2aを形成するようにレジストを配置する。なお、 図11(a)は平面図であり、図11(b)は図11(a)のC-C'線での端面図を 示している。

[0036]

レジストを除去後、図12に示すように、WSiなどの材料からなる下部遮光 膜4を、表示画素領域を除いて全面に成膜する。

[0037]

続いて、図13に示すように、第1層間膜5を所定の厚みに成膜後、山状部分の頂部の第1層間膜を露出させるようにレジスト6を配し、露出部の第1層間膜5をエッチング除去する(図14)。上記の例では、第1層間膜5が薄く残るようにエッチング時間を調整していたが、ここでは、下部遮光膜4が露出するまでエッチングしている。レジスト6除去後の平面図及びその部分断面図を図15(a)及び(b)にそれぞれ示す。

[0038]

次に、基板全面に100nm程度の第2層間膜11を前記第1層間膜と同様にして成膜後、TFTのチャネル部を構成するポリシリコンからなる半導体層7を形成するため、LPCVD法によりアモルファスシリコン層を成膜した後、更にレーザーアニールを施して、ポリシリコン化する。ここでは、シランを原料としてアモルファスシリコンを成膜し、エキシマレーザーを室温で400mJの強度

で照射してポリシリコン化した。その後、フォトリソグラフィ法により所望形状にパターニングする。ここでは、半導体層7のソース部側を延ばして形成し、一部を容量として使用する(図16(a)、(b))。

[0039]

次に半導体層7を覆って基板上にゲート絶縁膜8を成膜し、n-chTFTのソース・ドレイン領域を形成するため、まず、n<sup>+</sup>不純物の注入を行い、その後、ゲート絶縁膜8上にゲート線9を成膜する。ここでは、WSiを用いて成膜した後、フォトリソグラフィにより所望形状にパターニングした。また、ゲート線の一部は半導体層7のチャネル領域に掛かるように引き出して形成し、ゲート電極として作用する。続いて、n<sup>-</sup>不純物の注入を行いn-chTFTのLDD領域を形成し、更にp-chTFTのソース・ドレイン領域を形成するため、p<sup>+</sup>不純物の注入を行った後、不純物の活性化アニールを行う。更に容量部の上部電極10を所望形状に成膜形成する。この結果、図17(a)及び(b)に示す構造を得る。また、蓄積容量部の半導体層にもn<sup>+</sup>不純物の注入を行い、低抵抗化しておく。なお、n<sup>-</sup>不純物の注入はゲート金属形成前に行っても良い。

[0040]

次に図18(a)及び(b)に示すように、例えば、SiO<sub>2</sub>膜からなる第3 層間膜12を前記同様に成膜後、アルミニウムなどの金属材料からなるデータ線 13を各TFTのドレイン(又はソース)領域へコンタクトをとりながら形成す る。

[0041]

次に図19(a)及び(b)に示すように、例えば、SiN膜からなる第4層間膜14をCVD法により成膜後、画素開口部及びTFTのソース(又はドレイン)領域へのコンタクト部16を開口したブラックマトリクス15をアルミニウムなどの金属材料で400nm程度の厚みに形成する。

[0042]

最後に、図20(a)及び(b)に示すように、例えばポリイミドなどの樹脂 材料を用いて平坦化膜17を0.5μm程度の膜厚に成膜して、基板表面を平坦 化した後、画素電極となるITO膜18をスパッタ法などにより成膜し、TFT 基板が完成する。

[0043]

更にITO膜18表面にスパッタSiO<sub>2</sub>膜を50nm程度成膜してパッシベーション膜とし、その他、端子エッチング、裏面エッチングなどの処理を施し、更に公知の方法により対向基板を貼り合わせ、両基板間に液晶を注入して液晶パネルを形成する。

#### [0044]

該構成によれば、半導体層が段差なく形成できるため、レーザーアニールによる低温ポリシリコンを品質良く形成できる。

#### [0045]

前記したように、各TFTには隣接して容量部が設けられるが、本発明では、 更に高容量の電荷蓄積を可能とする構成を提供することができる。該第3の実施 形態になる構成について、図面を参照して説明する。図21は、該構成を説明す るための平面図であり、半導体層を形成した段階までを示している。

#### [0046]

前記2つの実施形態において、山状部分の上に形成される第1層間膜5を厚さ 方向に一部エッチングして薄くする際に、蓄積容量部も同時にエッチングして第 1層間膜5を薄くすることで、下部遮光膜と半導体層との間隙を狭く形成する。 この結果、半導体層と容量部の上部電極とによって構成される蓄積容量に加えて 、下部遮光膜と半導体層によって蓄積容量が形成され、保持できる電荷容量値が 増加する。図21のハッチングした部分が第1層間膜を薄くした部分である。

#### [0047]

該構成の製造工程について、図21のF-F'線での断面に対応する図22~ 図24を参照して説明する。ここでは、第2の実施形態に対して蓄積容量部の改 良を加えているが、第1の実施形態に対しても同様に適用可能である。

#### [0048]

前記と同様に、ガラス基板 1 上に下地絶縁膜 2 を成膜後、半導体層の形成される領域を挟むように両側に山状部分を残して溝を形成した後、同様に下部遮光膜 4 及び第 1 層間膜 5 を積層する。続いて、山状部分の第 1 層間膜 5 をエッチング

する際に、蓄積容量部では山状部分に挟まれた溝内も同時にエッチングするよう にレジスト6を形成せずにエッチングを行い、下部遮光膜4を露出させる(図2 2)。

[0049]

続いて、前記同様に薄い第2層間膜11を成膜後、半導体層7を形成し(図23)、更にゲート絶縁膜8を成膜後、一方の山状部分の上に掛かるようにゲート線9を他方の山状部分の上に掛かるように上部電極10を形成する(図24)。前記図17(b)の断面図と比較して、下部遮光膜4と半導体層7との間の絶縁膜厚みが薄く形成されることで、該部分で蓄積容量として機能し、容量の増大を図ることができる。

[0050]

#### 【発明の効果】

本発明によれば、下部遮光膜を、TFTの半導体層が配置される溝を囲むように形成される山状部分の頂部まで該溝部分から延在させ、該山状部分の頂部において、下部遮光膜とTFTの半導体層の上部に形成される金属電極層との間の層間絶縁膜の膜厚を他の部分、特に下部遮光膜と半導体層との間の層間絶縁膜の膜厚よりも薄く形成することで、光学系からの反射光などの基板裏面からの光を十分に遮光することができるため、裏面からの入射光がTFTのチャネル層に到達し、リーク電流を発生させることがなくなり、クロストークなどの表示品位を低下させることがなくなる。

[0051]

加えて、蓄積容量部の半導体層と下部遮光膜間の層間膜を薄くして、該部分を 蓄積容量として機能させることで、容量増大が図れる。

#### 【図面の簡単な説明】

【図1】

本発明の第1の実施形態になる画素構造の平面図である。

【図2】

図1の画素構造のA-A'線での断面図である。

【図3】

図1の画素構造のB-B'線での断面図である。

【図4】

図1の画素構造の製造工程を説明する工程断面図である。 【図5】

図1の画素構造の製造工程を説明する工程断面図である。 【図6】

図1の画素構造の製造工程を説明する工程断面図である。 【図7】

図1の画素構造の製造工程を説明する工程断面図である。 【図8】

図1の画素構造の製造工程を説明する工程断面図である。 【図9】

図1の画素構造の製造工程を説明する工程断面図である。 【図10】

図1の画素構造の製造工程を説明する工程断面図である。

【図11】

本発明の第2の実施形態になる画素構造の製造工程を説明する平面図(a)及びC-C'線での断面図(b)である。

【図12】

本発明の第2の実施形態になる画素構造の製造工程を説明する平面図(a)及びC-C'線での断面図(b)である。

【図13】

本発明の第2の実施形態になる画素構造の製造工程を説明する断面図である。

【図14】

本発明の第2の実施形態になる画素構造の製造工程を説明する断面図である。

【図15】

本発明の第2の実施形態になる画素構造の製造工程を説明する平面図(a)及びC-C'線での断面図(b)である。

【図16】

本発明の第2の実施形態になる画素構造の製造工程を説明する平面図(a)及びD-D'線での断面図(b)である。

【図17】

本発明の第2の実施形態になる画素構造の製造工程を説明する平面図(a)及びD-D'線での断面図(b)である。

【図18】

本発明の第2の実施形態になる画素構造の製造工程を説明する平面図(a)及びE-E'線での断面図(b)である。

【図19】

本発明の第2の実施形態になる画素構造の製造工程を説明する平面図(a)及びE-E'線での断面図(b)である。

【図20】

本発明の第2の実施形態になる画素構造の製造工程を説明する平面図(a)及びE-E'線での断面図(b)である。

【図21】

本発明の第3の実施形態を説明する平面図(a)及びそのF-F'線での断面図(b)である。

【図22】

第3の実施形態の製造過程を説明する断面図である。

【図23】

第3の実施形態の製造過程を説明する断面図である。

【図24】

第3の実施形態の製造過程を説明する断面図である。

【図25】

従来の画素構造を説明する平面図(a)及びそのG-G'線での断面図(b)である。


【符号の説明】

- 1 ガラス基板
- 2 下地絶縁膜


- 2 a 山状部分
- 3,6 レジスト
- 4 下部遮光膜
- 5 第1層間膜
- 7 半導体層 (ポリシリコン)
  - 7 a チャネル部
  - 7 b LDD領域
- 8 ゲート絶縁膜
- 9 ゲート線
- 10 容量上部電極
- 11 第2層間膜
- 12 第3層間膜
- 13 データ線
- 14 第4層間膜
- 15 ブラックマトリクス
- 16 コンタクト部
- 17 平坦化膜
- 18 画素電極 (ITO)

【書類名】 図面


【図1】




【図2】




【図3】




## 【図4】




## 【図5】




## 【図6】




## 【図7】




### 【図8】



## 【図9】





## 【図10】




【図11】









【図12】







【図13】




【図14】





【図15】






【図16】






【図17】


(a)







9


【図18】







【図19】






【図20】







### 【図21】




### 【図22】




### 【図23】




【図24】



【図25】





【書類名】 要約書

【要約】

【課題】 TFT基板裏面からTFTのチャネルへの光の入射を確実に防止する 構造を提供する。

【解決手段】 画素TFTが基板に掘り込まれた溝の中に配置される構造を有するアクティブマトリクス型液晶表示装置において、TFTの周囲に溝を掘らずに山状に残した部分を有し、TFTの半導体層7の下に配置される下部遮光膜4が少なくとも前記山状の部分2aの上までかかるように形成されており、TFTの半導体層上に形成される金属電極層9が該山状部分2aの頂部にまで延在しており、前記下部遮光膜4と金属電極層9間の層間絶縁膜(5,8)の膜厚を、前記山状部分の頂部で他の部分に比べて薄くする。

【選択図】 図2

### 出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社